Husam Saad Abu-Haimed2022-05-182022-05-185043https://drepo.sdl.edu.sa/handle/20.500.14154/2434بعد استخدام الذاكرات المتوازية من أكثر الطرق فعالية في وصل فجوة السرعة بين المعالجات عالية الأداء والذاكرات البطيئة الموجودة . باستخدام N وحدة ذاكرة متوازية يأمل المصممون بالحصول على سرعة كليـّة تساوي N B ، حيث أن B هي سرعة وحدة ذاكرة واحدة . لكن باستخدام طرق التخزين التقليدية تكون السرعة الفعلية لنظام الذاكرات المتوازية تساوي NB ، وليس (21) . هذا ناتج عن تسلسل عمليات الدخول للذاكرة ، والذي يحدث عندما يكون عدد من عناصر البيانات التي تستخدم في نفس الوقت موجودة في نفس وحدة الذاكرة . ان انـخفـاض سرعة الـذاكرة يـؤثـر بشكل كـبيـر على الأداء العـام في الأجهزة المنـهجية (Vector Machines) ، وأجهزة (SIMD) . لذا فقد أجريت عدة دراسات لحل هذه المشكلة منذ طرح الأجهزة المنهجية في منتصف الستينيات . فطور الباحثون الكثير من طرق التخزين لإزالة تعارضات الذاكرة (Menory conficts) عند الدخول إلى النماذج (Pattems) كثيرة الاستخدام كالسطور ، الأعمدة ، الخطى (Strides) ، ونماذج القوة 2 (Power of 2 patterns) . في هذا البحث سنقوم بدراسة طرق تخزين نماذج القوة 2 بالإضافة إلى خطى الولوج العامة (Arbitrary strides) . سنقدم طريقة جديدة لدمج نماذج مختلفة في خطة تخزين واحدة ، حيث نستخدم خمس طرق مختلفة لبناء خطط التخزين (Storage schemes) : ثلاث طرق تقوم على تلوين الرسوم (Graph coloring) ، طريقة تستخدم الشبكات العصبية ، وطريقة تستخدم الخوارزميات الجينية . في حالة نماذج القوة 2 ، استطعنا أن نحقق الحد الأدنى لوقت الدخول لهذه النماذج في المسائل الصغيرة والمتوسطة . أما في المسائل الكبيرة فقد استطعنا تقليل الزيادة في وقت الدخول عن الحد الأدنى إلى 5% - 29% في حالة خطى الولوج العامة تمكنا من تحقيق تحسن بقدر 10% عن أفضل ما تمكن من تحقيقه الباحثون (41) . بالإضافة إلى أن طريقتنا تعمل مع أي عدد (من القوة 2) من الذاكرة على عسك ما في (41) ، والذي يعمل مع 8ذاكرات فقط .enThesis