Iterative algorithms for timing and low power driven VLSI standard-cell placement
| dc.contributor.author | MAHMOOD-UR-REHMAN MINHAS | |
| dc.date | 2001 | |
| dc.date.accessioned | 2022-05-18T04:12:43Z | |
| dc.date.available | 2022-05-18T04:12:43Z | |
| dc.degree.department | College of Computer Science and Engineering | |
| dc.degree.grantor | King Fahad for Petrolem University | |
| dc.description.abstract | في هذه الرسالة ، نركز على توزيع الخلية المعيارية للدوائر المتكاملة ذات الكثافة العالية جداً (VLSI) مع الأهداف من تقليل الاستهلاك الطاقة ، أداء التوقيت ، وطول الموصل ، بينما يؤخذ عرض التصميم كقيد . هذا عرف لكون مشكلة تفاؤل صعبة . استعملنا قاعدتان تكرارتان قاعدة جينية (Gentic Algorithm) والبحث تابو (Tabu Search) لإيجاد حل جيد إلى هذه المشكلة . بالإضافة لذلك ، اقترحنا استعمال هجين مبتكر . تستلزم المشكلة مجموعة من الأهداف المتعارضة ، وقد أدرجت القواعد المبهمة في التصميم التكلفة الكلية التي تدمج تكاليف الأهداف المفردة في قيمة واحدة . استعملت التكنيكات المقترحة إلى دوائر معيار ISCAS-85/89 والنتائج مبشراً . | |
| dc.identifier.other | 5490 | |
| dc.identifier.uri | https://drepo.sdl.edu.sa/handle/20.500.14154/933 | |
| dc.language.iso | en | |
| dc.publisher | Saudi Digital Library | |
| dc.thesis.level | Master | |
| dc.thesis.source | King Fahad for Petrolem University | |
| dc.title | Iterative algorithms for timing and low power driven VLSI standard-cell placement | |
| dc.type | Thesis |