Test set compaction for sequential circuits based on test relaxation

Abstract

يتضمن فحص النظام على الشريحة تطبيق كمية ضخمة من بيانات الاختبار، التي يتم تخزينها في ذاكرة الفاحص (أداء الاختبار) ومن ثم تحويلها إلى الدائرة الإلكترونية تحت الاختبار أثناء تطبيق الاختبار. ولكي يتم تخفيض كلا من وقت الاختبار الكلي ومتطلبات ذاكرة الفاحص، نحتاج إلى تقنيات عالية، مثل الضغط والدمج. وفي هذه الأطروحة يتم دراسة مشكلة الدمج في الدوائر الثابتة المتتالية. فعلى خلاف تقنيات الاستعادة العكسية السابقة التي تعتمد على استعادة الاختبار المتتالية واحداً تلو الآخر بمحاكاة الأعطال، تعيد تقنيتنا المقترحة اختبار المتتالية بناء على الاختبار المخفف الفعال. والاختبار المعاد للمتسلسلات الجزئية إما أن يكون ملحق إلى سلسلة الاختبار المخفف الفعال. والاختبار المعاد للمتسلسلات الجزئية إما أن يكون ملحق إلى سلسلة الاختبار المضغوطة، كما في النظريات السابقة، أو مدمج معها. علاوة على ذلك، يسمح بإزالة موجهات الاختبار الفائضة والزائدة عن الحاجة من المتسلسلات الجزئية المعادة ويتضمن الآليات لزيادة تغطية أعطال الاختبار المعاد لإنجاز مستوى أعلى من الدمج بشكل عام. وبالإضافة، فإن تخفيف الاختبار يستعمل لإخراج الاستعادة العكسية من حالة الإشباع. نتائج التجارب المنفذة تبين فعالية التقنيات المقترحة.