Design and Performance of Interconnect-Efficient LDPC Codes with FPGA Implementation
| dc.contributor.author | BADR HAMAD IBRAHIM AD'DOHAN | |
| dc.date | 2008 | |
| dc.date.accessioned | 2022-05-18T07:58:22Z | |
| dc.date.available | 2022-05-18T07:58:22Z | |
| dc.degree.department | College of Engineering Sciences and Applied Engineering | |
| dc.degree.grantor | King Fahad for Petrolem University | |
| dc.description.abstract | الرموز ذات مصفوفة فحص التماثل منخفضة الكثافة (LDPC)(فتمك) هي فئة من رموز المجاميع الخطية حظيت بإهتمام كبير في العقد الأخير و أظهرت أداء مقارباَ للسًّعة لكثير من قنوات الإتصال. هذه الرسالة العلمية تناقش عدة قضايا متعلقة بالتنفيذ الكفء لفك رموز (فتمك). سيتم إجراء محاكاة النقطة الثابتة على رموز فتمك شبه العشوائية من أجل تحديد أثر تغيير بعض مؤشرات الأجهزة على الأداء.هذا العمل سيساعد على اختيار حلول توفيقية جيدة لمؤشرات الأجهزة قبل المضي في التنفيذ الفعلي. تم اقتراح رموز فتمك هيكلية جديدة تهدف إلى تقليل تعقيدات التنفيذ. الرموز المقترحة مهيكلة بشكل شبكي بطريقة تقلل من الحد الأقصى لطول الأسلاك و هي كذلك قابلة للمقايسة. تمت نمذجة مفك رموز فتمك باستخدام لغة VHDL . النموذج الناتج هو عام الاستخدام و يستطيع فك أيٍّ من رموز فتمك. تم استخدام هذا النموذج مع عدة نماذج من رموز فتمك و تمت برهنة فاعلية رموز فتمك المقترحة و مقارنتها مع رموز عشوائية. | |
| dc.identifier.other | 4151 | |
| dc.identifier.uri | https://drepo.sdl.edu.sa/handle/20.500.14154/2837 | |
| dc.language.iso | en | |
| dc.publisher | Saudi Digital Library | |
| dc.thesis.level | Master | |
| dc.thesis.source | King Fahad for Petrolem University | |
| dc.title | Design and Performance of Interconnect-Efficient LDPC Codes with FPGA Implementation | |
| dc.type | Thesis |