An Efficient test-pattern relaxation technique for synchronous sequential circuits

Abstract

إن اختبار الأنظمة المدمجة على رقاقة واحدة يتطلب تطبيق أعداد ضخمة من بيانات الاختبار التي يتم تخزينها في ذاكرة أجهزة الاختبار قبل تطبيقها على الدوائر المراد فحصها ، ولذلك فإن التعامل مع هذه الكميات الضخمة من بيانات الاختبار يتطلب استخدام تقنيات فعالة ، كضغط البيانات وتقليصها ، وذلك لتقليص وقت الاختبار وكمية الذاكرة المطلوبة لفحص الدوائر ، والملاحظ أن بعض تقنيات ضغط"تقليص البيانات تتطلب أن تكون بيانات الاختبار محددة جزئياً ، بينما يمكن للبعض الآخر من هذه التقنيات الاستفادة من بيانات الاختبار المحددة جزئياً من خلال تحديد هذه البيانات بما يزيد من فاعلية عملية الضغط أو التقليص . تقتضي الطرق التقليدية لاستخلاص بيانات الاختبار المحددة جزئياً ؛ تحويل قيمة كل وحدة من بيانات الاختبار إلى قيمة غير محددة ، ومن ثم اختبار الدائرة لمعرفة تأثير الوحدة المعدلة على عدد الأخطاء المكتشفة ، وبناء على نتيجة الاختبار تحتفظ الوحدات التي لم تؤثر على عدد الأخطاء المكتشفة بالقيم غير المحددة ، بينما تستعيد الوحدات التي أثرت على عدد الأخطاء المكتشفة قيمها الأصلية . في هذه الأطروحة نقدم تقنية جديدة لاستخلاص بيانات الاختبار المحددة جزئياً للدوائر المتسلسلة . التقنية المقترحة تتفوق على الطرق التقليدية في عامل الوقت الذي تتطلبه عملية استخلاص البيانات المحددة جزئياً .