Fault characterization and testability considerations in multi-valued logic circuits.
| dc.contributor.author | Maher Mohammed Mahmoud Al-Sharif | |
| dc.date | 1998 | |
| dc.date.accessioned | 2022-05-18T04:47:23Z | |
| dc.date.available | 2022-05-18T04:47:23Z | |
| dc.degree.department | College of Computer Science and Engineering | |
| dc.degree.grantor | King Fahad for Petrolem University | |
| dc.description.abstract | مع الاهتمام المتزايد والوصول إلى العديد من بناءات الدوائر الرقمية المتعددة القيم المنطقية ، تصبح أمور الاختبارية لهذه الدوائر أكثر أهمية . اختبار هذه الدوائر يعتبر أكثر تعقيداً من اختبار الدوائر ثنائية القيم المنطقية . يعزى هذا للعدد الأكبر من القيم المنطقية التي يستطيع حملها أي خط في الدوائر المتعددة القيم المنطقية . وهذا يؤدي بدوره إلى ظهور بعض الظواهر الجديدة مثل البوابات الجزئية التمكين . تحديد الأخطاء في خطوة أساسية مبكرة في عملية تكوين الاختبار ، ويعني بإيجاد نموذج للأخطاء بحيث يتضمن الأخطاء المتوقع حدوثها في أي تكنولوجيا معطاة . تحديد الأخطاء يمكن عمله على مستوى الهيكلة أو على مستوى الترانسستور . الطرق التي تعمل على مستوى الهيكلة تبدأ بإدخال الأخطاء في هيكل الدائرة الصحيحة . يتم بعد ذلك استخراج تمثيل الترانسستور في تبدأ بإدخال توصيلات زائدة أو فراغات مباشرة إلى تمثيل الترانسستور للدائرة الصحيحة . على سبيل المثال ، يمكن إدخال توصيلاً زائداً بين طرفين من أطراف أحد الترانسستورات ، ويتم بعد ذلك محاكاة الدائرة الناتجة لدراسة تصرفها في وجود هذا الخطأ . الدراسات على مستوى الهيكلة أو مستوى الترانسستور على تقنيات سيموس وبايسموس أثبتت أن تمثيل الأخطاء بنموذج التعلق بالخطأ لي دقيقاً كفاية لتمثيل الأخطاء الفيزيائية التي تحدث في الواقع . في هذه الرسالة غرضنا هو تحديد الأخطاء في الدوائر الرقمية المتعددة القيم المصنوعة بتقنية سيموس على مستوى الترانسستور . لهذا الغرض ، تم اختيار مجموعة من العمليات المتكاملة أدائياً من الدوائر الرقمية المتعددة القيم المنطقية . هذه العمليات تم بناؤها بواسطة تقنية سيموس مما يمكننا من تحديد الأخطاء فيها باستخدام الطرق المعروفة لهذه التقنية . تصنيف الأخطاء في الدوائر الرقمية المتعددة القيم المنطقية وإرشادات للاختبارية سوف تقدم في هذا البحث . | |
| dc.identifier.other | 5157 | |
| dc.identifier.uri | https://drepo.sdl.edu.sa/handle/20.500.14154/1469 | |
| dc.language.iso | en | |
| dc.publisher | Saudi Digital Library | |
| dc.thesis.level | Master | |
| dc.thesis.source | King Fahad for Petrolem University | |
| dc.title | Fault characterization and testability considerations in multi-valued logic circuits. | |
| dc.type | Thesis |